1 设计概述
1.1 系统定位
本系统实现 888 字节数据从上位机经 NFC 无线链路无源写入双接口存储标签，再由 MCU 经 I2C 有线接口完整读出的两阶段数据传输方案。核心挑战在于：NFC 射频能量采集无源供电、分包写入回读校验、双供电模式安全隔离。
1.2 两阶段工作模式
| 阶段 | 参与设备 | 供电方式 | 通信媒介 | 核心动作 |
|---|---|---|---|---|
| 第一阶段（NFC 无源写入） | 上位机、设备 A、设备 B | 设备 A 外部有线供电；设备 B 由设备 A 射频场无源供电 | RS422（上位机↔︎A）、13.56MHz NFC（A↔︎B） | 分包写入 + 回读校验 + 失败重传（≤3 次） |
| 第二阶段（有线读取） | 设备 B、MCU | 外部有线同时供电 | I2C（B↔︎MCU） | MCU 完整读取存储芯片全部数据 |
1.3 关键技术指标
NFC 载波频率：13.56 MHz
通信协议：ISO/IEC 14443A（NFC Forum Type 2 Tag）
数据容量：888 字节（原始数据）+ 分包校验码
设备 A 输入电源：18~36 V DC，0.1 A
设备 A 上位机接口：RS422 差分串行，DB9 连接器
设备 B MCU 接口：I2C
重传机制：单包校验失败重传 ≤3 次，3 次均失败上报”写入失败”
2 系统总体架构
2.1 系统连接框图
┌──────────┐ RS422 ┌──────────────────────────────┐ │ │◄──────────►│ 设备 A │ │ 上位机 │ │ ┌────────┐ ┌────────────┐ │ │ │ │ │ 主控MCU │◄►│ NFC读写芯片 │ │ └──────────┘ │ └───┬────┘ └─────┬──────┘ │ │ │ │ │ │ ┌───┴────┐ ┌────┴──────┐ │ │ │RS422收发│ │ NFC天线 │ │ │ └────────┘ └───────────┘ │ │ ┌──────────────────────────┐ │ │ │ 电源管理(18~36V→5V/3.3V, │ │ │ │ 保护+隔离) │ │ │ └──────────────────────────┘ │ └──────────────────────────────┘ │ 13.56MHz NFC │ 射频场(能量+数据) ▼ ┌──────────────────────────────┐ │ 设备 B │ │ ┌──────────────────────────┐│ │ │ NTAG I2C plus 2K ││ │ │ (双接口存储标签芯片) ││ │ │ NFC接口 ◄──► I2C接口 ││ │ └────┬──────────────┬──────┘│ │ │ │ │ │ ┌────┴────┐ ┌────┴──────┐│ │ │ NFC天线 │ │ I2C连接器 ││ │ └─────────┘ │ (SDA/SCL) ││ │ └───────────┘│ │ ┌──────────────────────────┐ │ │ │ 双供电隔离与能量采集电路 │ │ │ │ (NFC场供电 ↔ 有线供电) │ │ │ └──────────────────────────┘ │ └──────────────────────────────┘ │ I2C ▼ ┌──────────┐ │ MCU │ │(外部有线供电)│ └──────────┘
3 设备 A 硬件设计（NFC 读写主控设备）
3.1 功能分解
设备 A 承担以下硬件功能： 1. 18~36 V DC 输入，过压/过流/反接保护，隔离降压至 5 V / 3.3 V 2. RS422 差分串行通信，对接上位机（DB9 连接器） 3. 主控 MCU 完成数据缓存、分包、CRC 校验计算、通信协议解析 4. NFC 读写芯片产生 13.56 MHz 射频场，实现能量传输与数据双向通信 5. NFC 天线匹配与辐射
3.2 主控 MCU 单元
3.2.1 器件选型
主推：CH32V303C8T6（LQFP-48，72 MHz Cortex-M3，64 KB Flash，20 KB RAM）
选型理由： - 20 KB RAM 足以缓存 888 字节原始数据 + 分包数据 + 通信缓冲区 - 3 路 USART，其中 1 路用于 RS422 通信 - 2 路 SPI，其中 1 路用于 NFC 读写芯片控制 - 内置 CRC 计算单元，可硬件加速 CRC-16 校验 - 工业级温度范围（-40~85°C），开发生态成熟
备选：CH32V203G8R6（LQFP-64，144 MHz RISC-V，64 KB Flash，20 KB RAM） - 成本优势明显，Pin-to-Pin 兼容部分 STM32 设计 - 同样具备 SPI、USART、硬件 CRC
3.2.2 最小系统设计
| 模块 | 设计要点 |
|---|---|
| 电源 | VDD = 3.3 V，VDD 引脚各并联 100 nF 去耦电容 + 1 个 4.7 μF 钽电容 |
| 复位 | NRST 引脚接 10 kΩ 上拉至 3.3 V + 100 nF 电容到地，构成上电复位；预留 4 针 SWD 调试接口 |
| 时钟 | 8 MHz 无源晶振（±20 ppm）+ 2 个 20 pF 负载电容；内部 PLL 倍频至 72 MHz |
| 启动模式 | BOOT0 下拉 10 kΩ 至 GND，BOOT1 下拉，正常从 Flash 启动 |
| 指示灯 | 1 个绿色 LED（电源指示）、1 个红色 LED（写入失败指示）、1 个蓝色 LED（NFC 通信中），各串联 1 kΩ 限流电阻 |
3.3 NFC 读写单元
3.3.1 器件选型
主推：SL2823（QFN-32 NFC 读写芯片）
选型理由： - 支持 ISO/IEC 14443A/B、ISO/IEC 15693、FeliCa、NFC Forum 全部协议 - 输出射频功率可调（最高至 500 mW 级），可为设备 B 提供充足的无源供能 - SPI 接口（最高 50 Mbps），与主控 MCU 连接简单 - 内置低功耗模式，支持射频场快速开关 - 接收灵敏度高，适配 NTAG I2C 标签的通信
备选：PN5321A3HN/C107（HVQFN-40，成熟方案） - 应用广泛，资料丰富，但射频输出功率略低于 PN5180 - 支持 I2C/SPI/UART 三种接口
3.3.2 SL2823外围电路设计
| 模块 | 设计要点 |
|---|---|
| 电源 | TVDD = 5 V（射频功放电源），DVDD = 3.3 V（数字内核），AVDD = 3.3 V（模拟）；各电源引脚并联 100 nF + 1 μF 去耦电容 |
| SPI 接口 | MOSI/MISO/SCK/NSS 连接主控 SPI1，全部串联 33 Ω 阻尼电阻抑制反射；IRQ 引脚接主控外部中断 |
| 晶振 | 27.12 MHz 无源晶振（±10 ppm）+ 2 个 15 pF 负载电容；这是 NFC 射频的基准时钟 |
| 射频输出 | TX1/TX2 差分输出，经匹配网络连接天线 |
| 接收输入 | RX 引脚经分压网络从天线耦合接收信号 |
| 使能控制 | SL2823的 RSTPD_N 引脚接主控 GPIO，由主控控制芯片复位与低功耗模式 |
3.3.3 NFC 天线与匹配网络
天线参数设计（设备 A 内置天线）：
天线形式：矩形 PCB 螺旋线圈（4 层板中间层走线，或顶层/底层双层并绕）
天线尺寸：建议 50 mm × 50 mm（适配典型读写距离 3~5 cm）
线圈匝数：5~6 匝
线宽：1.5 mm
线间距：0.8 mm
目标天线电感：L_ant ≈ 1.0~1.4 μH
匹配网络（50 Ω 系统阻抗匹配至 13.56 MHz）：